PATENT ABSTRACTS OF JAPAN

(11)Publication number:

55-033288

(43) Date of publication of application: 08.03.1980

(51)Int.CI.

G06F 15/16

G06F 11/16

(21)Application number: **53-106507**

(71)Applicant: FUJITSU LTD

(22)Date of filing:

31.08.1978


(72)Inventor: KANEDA SABURO

(54) HYSTERESIS RECORDING CONTROL SYSTEM OF MULTI-PROCESSOR SYSTEM

(57) Abstract:

PURPOSE: To eliminate rearrangement of event information by providing one hysteresis memory shared by the whole system and writing the event information under the condition that the memory is not used by another processor.

CONSTITUTION: An event assigned in central processor 1-0, when occurring, is detected by central processor 1-0 to read lock bit 6 and hysteresis counter 7. If lock bit 6 is [0], event information, an address assigned by hysteresis counter 7 and a write signal are sent to memory access control part 3. Consequently, hysteresis information is written by hysteresis memory 8 shared by several central processors 1. Even if an event occurs to central processor 1-1 while central processor 1-0 is in process of writing the event information, processor 1-1 is unable to write information because of lock bit 6 of [0] and the write operation is done after lock bit 6 is reset.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(9) 日本国特許庁 (JP)

①特許出願公開

⑩公開特許公報(A)

昭55-33288

Int. Cl.³G 06 F 15/16 11/16

... .. .

識別記号

庁内整理番号 7165-5B 7368-5B 母公開 昭和55年(1980)3月8日

発明の数 1 審査請求 未請求

(全 4 頁)

创特

願 昭53-106507

砂出 願

願 昭53(1978) 8月31日

⑫発 明 者 金田三郎

川崎市中原区上小田中1015番地 富士通株式会社内

仰出 願 人 富士通株式会社

川崎市中原区上小田中1015番地

砂代 理 人 弁理士 京谷四郎

男 細 書

1. 発明の名称

マルチプロセッサ・システムにおける股歴記録 制御方式

2. 停許請求の範囲

無制御方式。

3. 発明の詳細な説明

本発明は、マルナプロセッサ・システムにかける 及歴紀録制御方式に関するものである。

本発明は、上記の欠点を除去するものであつて、 イベント情報を発生時期に従つて並べ換える必要 のないマルチブロセツサシステムにかける歴歴記

特明昭55-33288/20

無制御方式を提供するととを目的としている。 そ してそのため、本発明のマルナプロセッサ・シス テムドシける反形記 何 方式は、複数のプロセ ッサと、軟複数のプロセッサによつて共用される 主メモリとを備えるマルナプロセッサ・システム にかいて、上記複数のブロセッサの事象情報が記 兼される履歴メモリと、事象情報の書込みエリャ を指定する反屁カウンタと、事象情報の上記反歴 !メモリへの書込み処理が実行中であることを表示 するロック・ピット部とを設け、プロセッサに外 部より指定された事象が生超した時、当該プロセー ツサが上記ロック・ピットの内容を読取り、他の プロセッサによる事象情報の履歴メモリへの書込 みが行われていないことを条件として当該事象情 報を上記履歴カウンタで指定された履歴メモリの エリャへ書込むことを特徴とするものである。以 下、本発明を図面を参照しつつ説明する。

第1図は、本発明が適用されるマルチプロセッサ・システムの概要を示す図、第2図は、履歴メモリの内容を示す図、第3図は、履歴制御回路の

特成を示す図である。第1図にかいて、1-0と1-1は中央処理被量、2-0と2-1はテキル制 装置、3はメモリ・アクセス制御回路をそれをまる。各中央処理を配針でして、如何なる事象の履歴を配録すべき事ましては例えばオペランド・アドレスが一致としては例えばオペランド・アドレスが一致とたが行われたこと等がある。

第2図は、履歴メモリの内容を示すものであって の内容を示すり記憶部、7 にはロック・ピット(Lock Bit)記憶部、7 は履歴カウンタ、8は配憶部を示している。 には一次のロック・ピットを関係しているのののであり、1 には、では、では、では、1 ののであり、1 には、では、では、1 のの中央のでは、1 のの中央のでは、1 のの中央のでは、1 のの中央のでは、1 のの中央のでは、1 には、1 には

ペント情報を書込む番地を指示するものであり、 1つのイベント情報の書込みが終了すると、その 内容は十1される。 健歴カウンタでは最大数を計 数した後は、初期値へ異る。イベント情報は、イ ペントの種類、中央処理装置の番号かよびイベントの種類に基づく固有な情報をどを含んで、例えば 分岐が行われた場合にかけるその分岐合令のアド レスなどである。

第3図は、履歴制御回路の構成を示すものであって、9はローカル・メモリ・アドレス・レジスま、10はローカル・メモリ、11ー0ないし11ー2は作業用レジスタ、12は資算勘理ユニット、13はムーパーをそれぞれ示している。ローカル・メモリ10内のロッタ・ワード・アドレスとは、ロック・ピット記憶部6のアドレスを指示し、カウンタ・ワード・アドレスとは履歴カウンタ7のアドレスを示している。

いま、例えば中央処理装置1一0内に指定され 大イベントが発生したと仮定する。中央処理装置

1-0は、推定されたイベントが発生したことを 検出すると、ロック・ピット6かよび履歴カウン メ1の内容を飲み取る。そして、ロック・ヒット 6 が験選「0」であれば、イベント情報、イベン ト情報を奪込むアドレスおよび奪込み信号を、作 巣レジスタ11~0、11~1又は11~2かよ び資算論型ユニットしてを経由してメモリ・アク・ セス制御御るへ送る。とれにより、イベント情報 が履歴配復部8の指定されたエリヤに書込まれる。 中央処理装置1一0がイベント情報を甞込んで いるとき、中央処理装置1一1に指定されたイベ ントが発生したとする。との時、ロック・ヒット 6 が論理「1」となつているので、中央処理装置 1-1のイベント情報の書込みは行われない。そ して、ロック・ビット6が解除されると、中央処 型装便1一1のイベント情報が履歴記憶部8に書 込まれる。


以上の説明から明らかなように、本発明によれば、複数のプロゼッサを有するマルチプロセッサ ・システムにかいて、金システムで共用される1

4 図面の簡単な説明

第1図は本発明が適用されるマルチプロセッサ・システムの概要を示す図、第2図は健歴メモリの内容を示す図、第3図は健歴制御回路の構成を示す図である。

1-0と1-1…中央処理装化、2-0と2-1…チャネル制御装置、3…メモリ・アクセス制御部、4…主メモリ、5-0と5-1… 厳歴制御 回路、6…ロック・ビット、7… 財産カウンタ、 8… 履歴記憶部、9…ローカル・メモリ・アドレ 特別昭55-33288(3) ス・レジスタ、11−1まいし11−2… 作業用 レジスタ、12… 演算論理ユニット、13… ムー

> 等等出版人 富士 通 快 式 会 社 代理人 外理士 京 谷 四 郎



手供補正書(自発)

昭和53年9月 ₹2日

特許庁長官 版 谷 善 二 破

- 1 事件の表示 昭和53年特許顕水106507号
- 2. 発明の名称

マルチプロセンサ・システムにおける段歴記録制御方式

3. 特正をする者

事件との関係 特許出願人

住 新 神奈川県川崎市中原区上小田中1015松地

氏 名 (522) 富士通株式会社

代表者 小 茶 大 菇

4. 代 惡 人

在 所 東京都荒川区西日華里4丁目17番1号 佐原マンション5FB

氏 名 (8089) 弁職士 京 谷 四 郎

- 5. 補正により増加する発明の数
- る 補正の対象 明 細 書
- 7. 補正の内容 別紙の通り



補正の内容

(1) 特許請求の範囲を次のように補正する。

「複数のプロセッサと、飲複数のプロセッサによって共用される主メモリとを備えるマルチプロセッサ・システムにおいて、上記複数のプロセッサの事象情報が記録を指定する履歴カウンタと、事象情報の書込みエリヤを指定するの書込みのとを表示するロック・ビット部とを設ける中であることを表示するロック・ビット部とを起した事が出まれた。当該プロセックが行われていないととを条件として過酸メモリのでかけ、当該プロセッサが上記ロック・ビットの内容を既取り、他のアロセッサが上記ロック・とを条件として過酸メモリのエリヤへをかける原産の展別をよるではないないないないなどを発性としての選メモリのエリヤへまるないとを特徴と記録制力式のよりである。

(2) オ 2 資 オ 8 行 の 「本出 駄 に よ つ て 」 を 「本 出 駄 人 に よ つ て 」 と 補 正 す る 。

以上